ADC基板を改版して、またElecrowに製作を依頼しました。 今回は、基板を分離して、(1) FM BPF基板、(2) ADC基板 という二枚構成にしました。 ADC基板がZ-turn boardに接続され、FM BPF基板には+5Vを供給します。

BPF基板は、トラ技2015/4を参考に、76-95MHzを通過帯域とすることを目指しています。

ADC基板は、前回とは以下の部品を大きく変えました。

• 発振器：前回はSiTimeのMEMS発信器+-5ppm品を使用しましたが、これは結構高かった(7USD程度)のに加え、 推奨3.3V駆動であり、今回は3.0Vにしたかったので、+-1ppmのTCXO(3.26USD)を使用しました。 このTCXOはクリップ正弦波出力なので、インバータ(On semiconductor: NC7SVU04)と1MΩ抵抗フィードバックで発振させるようにしました。 このタイプの発振器は使ったことがないので、一応推奨の使用方法通りの回路としましたが、しっかり動作するか少し心配です。
• 差動変換：前回はM/A ComのCenter-tapped transformer (MABAES0060)を使用しましたが、今回はLTC2292の推奨回路に従い、 ETC1-1-13という型番のbalunにしました。
• SMAコネクタ：前回は基板を貫通する、ライトアングルのコネクタを使用しましたが、 各社の評価基板を見てみると、単純に基板エッジのSMAコネクタは、なんだかカッコ良いです。 真似して、今回はエッジタイプのSMAコネクタにしてみました。

その他としては、今回も音声出力用DAC(NAU8822LYG)を載せましたが、いろいろ調べてみたら、 FPGAで比較的簡単に、 同軸デジタル、あるいはS/PDIFと呼ばれるデジタル音声出力ができそうでした。 もっとも、DACとコネクタ含めても部品代は3USDちょっと程度なので、これを削除してデジタル出力のみにしても、 それほどコストダウンはできません。ただ、DAC部はそれほど注意深く設計していないので、 デジタル出力して、外部のDACで変換して音を聞く、というのは実験する意義があるかと思います。 同軸デジタルであれば、RCAコネクタ、S/PDIFであればTOSLINKコネクタを使用します。

TOSLINKコネクタは1,000円以上するかと思っていましたが、 調べていたら100円くらいとお安い(秋月)ものが存在(aitendo)するようですね。digikeyにもありました。 コネクタが高いなら、RCAで良いかと思っていましたが、光だと絶縁できるというメリットがありますからね。

S/PDIFについてはこちらのページも詳しいですね。

それぞれ2枚ずつ製作を依頼しました。これでトータル264USDでしたが、前回のクーポンが使えて、 256.62USDの支払いでした。既に日本円に換算されて、1USD=111.23JPYあたりとなり、 28544JPYでした(送料込み)。

インダクタはこちらが指定した部品を使用してもらえることになりましたが、キャパシタについては Elecrow側が選んだものを使ってもらうことにしました(お値段が高くなりすぎると言われたので…)。 ちょっと特性については心配しています。

以下はおまけのレイアウトです。

ADC基板 (4層 1.6mm)

FM BPF基板 (2層 0.6mm)

FM BPF基板の回路図は次のような感じです。

まだ到着まで2週間くらいかかりそうです。

2017/9/12追記： 基板到着しました。2セット製作したので、 1セットは予備で保管しています。試してみたいという方は、twitterでお知らせください。 ご要望が多ければ、再度製作するかもしれません。

現在改版したADC基板が届くのを待っていますが、現在の基板の性能データを残しておきたいと思います。

以下はFMヨコハマの時報信号をキャプチャした時のFFTの様子と生データの様子です。

ちょっと検索した感じでは、周波数は分からなかったのですが、1.056kHz程度の信号でしょうか。

理想的には画面上部の信号が正弦波のように見えれば良いことになりますね。 それにしても現状はすごい歪みですね。図の右側の方は多少それっぽくみえていますが、 全体的にかなりギザギザしています。

ADCの性能をちゃんと把握するには、データシートの意味を理解できないといけません。 そのために自分が調べたことをまとめておきます。SDRに関連する、AC性能の指標だけです。

Understand SINAD, ENOB, SNR, THD, THD+N, and SFDR so You Don’t Get lost in the Noise Floor

上記資料に重要なことが上手くまとまっていました。

FFTの読み方

これは、LTC2291というADCのデータシートからの抜粋です。25MHzでサンプリングし、30MHzの正弦波を入力したデータに8192ポイントのFFTを掛けたものです。このADCは12bitの解像度ですので、SNRは最大でも6.02*12+1.76=74[dB]になるはずです。 でも図を見てみると、ノイズ部分が100[dB]近辺に表れています。

この理由は、上記資料のFigure2から読み取れます。

FFTのノイズフロアの理論値は、SNRの理論値にFFTのプロセスゲインを加えたものになります。 FFTのプロセスゲインは、Mをポイント数とすると、10log(M/2)で求まります。 つまり8192ポイントのFFTであれば、10log(8192/2)=36[dB]がFFTプロセスゲインになります。 この効果のおかげで、ノイズフロアは70[dB]近辺から100[dB]近辺に見えるようになります。

SFDRについて

SFDRとは、入力信号のRMSと一番大きなスプリアスのRMSとの比のことです。 SFDRは、フルスケール比(単位dBFS)と実際の信号振幅比(単位dBc)で表記されます。 この関係についても、上記資料から図を引用します。

これを念頭に置いてデータシートのSFDRの図を見てみます。

横軸が、入力信号のレベルになります。つまり、30MHzの正弦波の振幅を大きくしていったときのSFDRが縦軸にプロットされています。 例えば、-60[dBFS]の入力時のSFDR[dBc]は大体-40です。それで、入力信号以外で最も大きいスプリアスのスペクトルは、-60-40で-100[dB]近辺に現れていることになります(はっきりと明記はされていませんが、これも8192ポイントFFTが前提だと思います)。 この100[dB]という値は、dBFSの線の方で描かれています。

結局のところ、入力信号の振幅が大きくなっても、スプリアスの振幅はほぼ一定に保たれる(つられて大きくならない)ということを示すための図といえます。

次に、SFDRと入力信号周波数との関係を示した図を見てみます。

上図から、入力信号の周波数が増すにつれて、SFDRが低下しています。すなわち、最大スプリアスがどんどん大きくなっていく、 ということが分かります。150MHzを超えたあたりで80[dBFS]を下回っています。

別のADCのデータシートから同じ内容を見てみます。

これはAD9629-65というADCのデータシートから抜粋しました。これを見てみると、入力信号の周波数が増加しても、先ほどの図よりSFDRの低下は少なくなっています。図示されている周波数範囲内では、80[dBc]を下回っていません。

つまり、200MHzの入力信号をアンダーサンプリングする場合、SFDRについてはLTC2293よりAD9629-65の方が性能が良いことになると言えます。

前回に引き続き、トラ技の記事の回路をシミュレーションしてみます。 今回はメインとなる、LNA出力部について行いました。

まずは、1MHzから130MHzのゲインの様子です。

次に、54MHzから126MHzまでを拡大してみてみます。

ADC基板のBPFのシミュレーションで試したBPFと比較してみると、 狭い帯域幅で、しかも急峻なフィルタになっていることが分かります。

実際には、LNAの前段にもBPFが入るので、総合すると、 より強力に減衰するようになっています。

現在検討しているFM受信のためのRFフロントエンド部で使用するアンプは、 トラ技にあったPSA4-5043+を使用するつもりです。

他にも手ごろで良さそうなものとして、BGU6102というのも候補になっています。こちらの方が安そうですし、しかもdigikeyで購入できるので、 中国の基板屋に頼んでも入手性に問題はなさそうです。

ただ、検討してみると、BGU6102はちょっと微妙になってしまいました。原因はパッドの大きさです。 BGU6102はパッドが小さくて、基板上はおそらく0.2mm四方のサイズになりそうです。 一方、PSA4-5043+は推奨ランドの長辺は0.95mmです。

今回検討している程度の基板なら、できれば両面2層基板で製作したいところです。わざわざ4層というのは大げさです。

でも、Microstrip Line Calculatorで計算してみるとわかりますが、 εr=4.8, h=1.6[mm], t=35[um]で計算すると、特性インピーダンス50Ωを得るには、W=2.82[mm]にもなってしまいます。 4層基板だと、GND層が近いのでhがもっと小さい(例えば0.2[mm])ため、50Ωの線幅は0.33[mm]程度になります。

ちょっと調べてみると、Fusion PCBでもElecrowでも、両面基板で基板厚0.6[mm]というのができるようです(ただ、Fusion PCBだと、0.6[mm]は料金アップで4層に近いお値段になってしまうようです。Elecrowだと料金アップはなさそうです)。

このパラメタを使って、h=0.6[mm]で計算すると、W=1[mm]となります。つまり、配線幅1[mm]で50Ω近くになりそうです。 この幅で配線すれば、PSA4-5043+の端子まで50Ωを維持できそうです。

逆にBGU6102のサイズだと、50Ωの特性インピーダンスを得るには、4層以上の基板で細い配線を使う必要が出てきます。

もっとも、GHzの高周波を扱うわけでもないので、それほどシビアになる必要は無いのかもしれませんが…