TwitterのTLを眺めていたら、ちょっと面白いニュースが目に入りました。

Aquantia Announces the Industry’s First FPGA-Programmable Multi-Gigabit Ethernet PHY Devicehttps://t.co/Ah6aCFS13E pic.twitter.com/kfejB4vKQB

— Aquantia Team (@10GEinsights) 2017年1月30日

AquantiaというイーサネットのPHYメーカが、自社のPHYにFPGA(XilinxのKintex7)を統合したデバイスを発表したようです。 プレスリリースはこちら。 私はPHYを使うことは少ないのですが、最近このAquantiaというメーカーのPHYはいろいろなところで話題になっている気がします。 Xilinxもほかのメーカーとこのような形で協業したデバイスを発表するというのは、あまり聞いたことがありません。

果たして、どのような形で統合されているのか気になります。個人的には、それぞれのダイをインタポーザのようなもので統合して1チップにした、 いわゆる2.5Dタイプではないかと予想します。

統合の利点として思いつくこととしては：

• 2つのICを別々に置いて配線するのに対して、実装面積が縮小される。
• 専用の接続を用いることで、レイテンシが削減されている。でも単にダイを2.5Dで統合しただけだと、 通常ならPCB上での配線遅延があるところが削減されるだけなので、それほどレイテンシ削減には意味がないと思われます。 それよりは、IOに必要な消費電力が削減される、ということの方が大きいかもしれません。

といったあたりでしょうか。他にもあるのかもしれませんが、プレスリリースからは読み解くことができませんでした。

2017/2/1追記：

• こちらにもう少し詳しい情報がありました。 “Space saving, one socket solution"と書いてあるので、その程度のメリットなのかもしれません。
• Aquantia公式情報